一、先进封装面临的挑战

随着人工智能产业的发展，业界对高算力、高性能的 AI 芯片的需求日益提升。电子封装对芯片起着机械支撑、环境保护、信号互连以及散热等重要作用，为了满足高性能 AI 芯片小型化和集成化的需求，先进封装技术也随之不断发展。但在芯片服役环境日益复杂、芯片不断堆叠以及异质异构集成等因素的影响下，先进封装面临诸如晶圆翘曲、电迁移、空洞裂纹以及疲劳失效等可靠性问题。

1. 晶圆翘曲

晶圆翘曲是指在晶圆重构工艺中，由于芯片和塑封料的热膨胀系数（CTE） 不匹配而产生热应力的积累，从而导致宏观翘曲。晶圆翘曲不仅会严重影响后续磨削减薄、切割等封装步骤的工艺精度，还会带来界面分层、焊点断裂以及裂片等诸多可靠性问题 [35] 。随着芯片集成化和大尺寸晶圆的使用，晶圆翘曲问题也愈发严峻，已成为影响先进封装可靠性的主要挑战之一。

解决晶圆翘曲是个复杂的工作，需要综合考虑封装工艺、封装材料以及封装检测等因素的影响。在封装工艺上，可通过优化封装过程中温度、湿度、冷却速度以及气压等因素来减小热应力的影响，降低晶圆翘曲的概率；在封装材料上，可采用与晶圆 CTE 接近的封装材料，从而减小热失配的影响；在封装检测上，需要定时使用高精度检测设备，及早发现晶圆翘曲问题并采取相应的调整措施。

2. 焊点可靠性

焊点是封装中最重要的互连结构之一，起着电气连接、温度传导以及机械支撑等重要作用。I/O 密度与凸点节距、结构的关系如图 16 所示，随着凸点节距不断缩放，I/O 密度的持续提高会给焊点结构带来愈发严峻的挑战。

焊点的服役环境包括高温、机械应力、冷热循环、高密度电流等。其中高温会导致焊点出现金属间化合物（IMC）增厚、力学性能退化等现象，具体表现为柯肯达尔孔洞、裂纹扩展等失效形式；冷热循环则会使得焊点产生疲劳蠕变等现象，从而导致焊点断裂失效，失效是由于焊点与其他接触结构的 CTE 不匹配导致的；机械应力包括随机振动、加速度、冲击以及拉伸剪切等作用力，在载荷力的作用下，如果焊点材料强度不足，则会出现焊点断裂、破碎等失效现象；当焊点内部电流密度达到 10 4 A/cm 2 时，焊点易发生电迁移现象，随着焊点尺寸的不断缩小，焊点电迁移现象愈发明显，并常伴随着热迁移现象，电迁移和热迁移共同作用，导致凸点下金属化层（UBM）耗尽、空洞裂纹、IMC 极性效应等失效现象。

焊点的服役环境是复杂多变的，往往面对的不只是一种环境载荷的作用，而是多种载荷的叠加，这导致失效形式难以预测。近年来已有不少学者基于多物理场耦合理论，采用有限元法（FEA）对焊点失效机理进行研究，为实际工况下焊点失效行为的预测提供理论参考。此外，焊点材料是保证焊点可靠性的重要因素之一，研发高可靠性扩散阻挡材料以及性能更优的焊料合金，可有效提高焊点服役寿命。

3. TSV 可靠性

TSV 技术是指在芯片与芯片以及晶圆与晶圆之间制作垂直通孔，并在通孔中填充铜、钨、多晶硅等导电材料，从而实现垂直电气互通。TSV 可缩短信号互连长度，减少信号传输过程中的寄生损耗和信号延迟，能够满足电子器件多功能化、集成化和小型化的要求。业内人士将 TSV 视为继引线键合和倒装芯片之后的第 3 代封装技术。

目前 TSV 技术仍面临诸多挑战，如：硅和铜的CTE 存在较大差异，在制造 TSV 的过程中会产生较大的热应力，从而导致开裂分层并影响器件的电性能；填充不完全或刻蚀工艺中的贝壳效应会导致 TSV 中出现空洞，从而使 TSV 的性能不能满足工作要求；随着结构密度的不断提高，高密度 TSV 会导致热量集中，从而引发一系列热可靠性问题。

研究人员正从材料、结构、工艺等方面寻求解决以上问题的方案。在材料方面，通过研发新材料来抑制衬底损耗以及降低热失配的影响；在结构方面，同轴空气间隙 TSV 等新结构能降低整体的寄生电容和能量损耗；在工艺方面，田苗等 [37] 提出了一种通孔双面分布填充的工艺，减小了 TSV 工艺的填充难度。TSV作为堆叠型封装中最关键的技术之一，随着未来新材料和新工艺的研发，将具有更广阔的应用前景。

4. RDL 可靠性

RDL 是指在晶圆表面沉积金属层和介质层，并形成金属布线，对 I/O 端口进行重新布局，将其布局到新的区域，并形成面阵列排布。采用 RDL 能够支持更多的 I/O 数量，使 I/O 间距更灵活、凸点面积更大。此外RDL 可以将不同种类的芯片连接在一起，在 3D 集成中，TSV 用于完成同种堆叠芯片的电气互联，而不同类型堆叠芯片的连接则需要 RDL 来实现。不同尺寸RDL 的应用范围如图 17 所示，不同线宽 / 间距（L/S）的 RDL 具有不同的应用范围，目前主流 RDL 的 L/S仍在 5 μm 以上。

随着半导体技术节点迈向 3 nm，高 I/O 密度对超细 L/S 和高密度 RDL 提出了巨大的挑战，RDL 服役可靠性面临诸多亟待解决的问题：（1）RDL 层中介电材料和铜线之间的 CTE 差异会导致温度循环过程中的铜 / 介电界面失真，从而导致 RDL 走线开裂； （2）传统的铜 RDL 直接覆盖有机介质层，而不具有阻挡金属层，这导致铜 RDL 间距小于 2 μm 时电场会迅速增加，铜会迁移到通常用作电绝缘体的有机电介质中，从而出现严重的电可靠性问题 [38] ； （3）晶圆翘曲和芯片偏移等工艺缺陷会影响 RDL 的 L/S，影响 RDL 的精度； （4）在 RDL 制造中面临着共面性问题，芯片挤出问题会导致 RDL 的断裂和开短路故障。

保证 RDL 可靠性的同时提升 RDL 的 L/S 已成为业界研究重点之一。要形成厚度均匀且分辨率高的RDL 层，需要材料、工艺、设备等的进一步发展和升级。在材料方面，需要研发合适的介电材料来减小其与铜线之间的 CTE 差异，从而减轻热失配现象；在工艺和设备方面，需要设计更合适且精确的制程设备，Manz（亚智科技）公司推出了特殊的 RDL 湿法制程设备来处理沉重的基板和材料的翘曲问题。随着未来RDL 工艺的完善，RDL 将在 FO 等先进封装的发展中发挥更重要的作用。

二、先进芯片封装清洗的污染物：

水基清洗的工艺和设备配置选择对清洗精密器件尤其重要，一旦选定，就会作为一个长期的使用和运行方式。水基清洗剂必须满足清洗、漂洗、干燥的全工艺流程。

污染物有多种，可归纳为离子型和非离子型两大类。离子型污染物接触到环境中的湿气，通电后发生电化学迁移，形成树枝状结构体，造成低电阻通路，破坏了电路板功能。非离子型污染物可穿透PC B 的绝缘层，在PCB板表层下生长枝晶。除了离子型和非离子型污染物，还有粒状污染物，例如焊料球、焊料槽内的浮点、灰尘、尘埃等，这些污染物会导致焊点质量降低、焊接时焊点拉尖、产生气孔、短路等等多种不良现象。

这么多污染物，到底哪些才是最备受关注的呢？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种成分，焊后必然存在热改性生成物，这些物质在所有污染物中的占据主导，从产品失效情况来而言，焊后残余物是影响产品质量最主要的影响因素，离子型残留物易引起电迁移使绝缘电阻下降，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大，严重者导致开路失效，因此焊后必须进行严格的清洗，才能保障电路板的质量。

合明科技研发的水基清洗剂配合合适的清洗工艺能为芯片封装前提供洁净的界面条件。

合明科技运用自身原创的产品技术，满足芯片封装工艺制程清洗的高难度技术要求，打破国外厂商在行业中的垄断地位，为芯片封装材料全面国产自主提供强有力的支持。

推荐使用合明科技水基清洗剂产品。