一、3D功能封装技术的基本概念

3D功能封装技术，又称为叠层芯片封装技术，是一种在不改变封装体尺寸的前提下，于同一个封装体内垂直方向叠放两个以上芯片的封装技术。

传统的芯片封装多是在二维平面上进行，随着芯片技术发展，面临着一些挑战。例如，随着芯片功能不断增加，芯片面积增大，按照传统方式制造大芯片会面临良率、复杂工艺等难以调和的矛盾。3D封装技术则将原本需要一次性流片的大芯片拆分成若干小面积的芯片（这些小芯片被称为Chiplet），再通过先进的封装工艺（硅片层面的封装）将这些小芯片组装成一颗大芯片，从而实现大芯片的功能和性能。

它与2.5D封装技术有所不同。2.5D是在二维平面上，基于硅中介层（Interposer）将Chiplet组成一个大芯片，Chiplet之间在硅中介层上通过数据交互形成系统级芯片；而3D封装是在三维空间组装芯片，垂直方向堆叠更多小芯片以集成更多功能。例如在3D封装结构中，像HBM（High Bandwidth Memory）宽带存储颗粒与下面的Die（裸片）之间可以通过微凸块（Microbump）不断往上堆叠多层，层与层之间通过硅穿孔（TSV，Through -Silicon -Via）来打通硅衬底，使得信号能在垂直方向（z方向）传输，并且为了实现不同层间高速io、GPU、CPU或者SoC的Die之间的连通（这些Die基本采用先进节点制作，Pitch间距比较小），还需要通过再分布层（RDL）在左右xy方向上进行信号拉通，最后将所有东西集成到封装基板上，其下面还有不含有晶体管的Interposer硅载板。

二、3D功能封装技术的应用领域

3D功能封装技术在众多领域有着广泛的应用。

（一）高性能计算领域 在高性能计算方面，如CPU和GPU等核心计算芯片的封装。以AMD为例，AMD的霄龙（EPYC）处理器系列通过3D封装技术集成不同工艺的芯片，如io Die采用14nm的成熟工艺，CPU采用7nm最新工艺，这样集成不同工艺的芯片大幅提高了芯片的良率，并且在每一个CPU Die上集成额外的Level 3缓存（Cache）提升了处理器性能。英特尔推出的Ponte Vecchio芯片，通过5种不同工艺将超过1000亿个晶体管、47颗小芯片集成到一颗大芯片上，展现出3D封装在高性能计算芯片上集成众多功能模块的能力。

（二）人工智能领域 人工智能算法对计算能力和数据处理速度要求极高。3D封装技术能够在有限的空间内集成更多的处理单元和存储单元，加速数据的传输和处理。例如在一些AI芯片中，可以将多个计算核心与大容量的高速缓存或内存通过3D封装紧密结合在一起。通过垂直堆叠芯片，可以缩短信号传输距离，提高数据传输带宽，从而满足人工智能应用对大量数据的快速处理需求。

（三）智能手机领域 随着智能手机功能不断增强，对芯片性能、功耗和空间利用的要求也越来越高。3D封装技术有助于在更小的空间内集成更多功能的芯片。例如集成处理器、图形处理单元、调制解调器以及各种传感器芯片等。通过3D封装，可以提高芯片集成度，减少手机主板空间占用，同时也有助于降低功耗，延长电池续航时间。

（四）汽车电子领域 汽车电子系统对芯片的可靠性、安全性和高性能有着严格要求。3D封装技术可以将不同功能的芯片（如汽车的控制芯片、传感器芯片、通信芯片等）集成在一起。一方面提高了系统的集成度，减少了布线长度和连接点，从而提高了系统的可靠性；另一方面，也有利于实现汽车电子系统的小型化和轻量化，满足汽车行业对于电子设备空间和重量的限制要求。

三、3D功能封装技术的优势与劣势

（一）优势

（1）高性能

3D封装技术能够显著提高芯片的性能。通过垂直堆叠芯片，可以大大缩短芯片之间的信号传输距离，减少信号延迟。例如在高性能计算中，CPU和GPU之间或者芯片内部不同功能模块之间的通信，如果采用3D封装，信号传输路径更短，数据交换速度更快。并且由于可以集成更多的功能模块在一个封装内，能够实现更复杂的功能，如AMD在霄龙处理器中集成更多缓存来提升性能。

（2）高集成度

可以在不改变封装体尺寸的情况下，在垂直方向堆叠多个芯片，使得在有限的空间内集成更多的功能。这对于空间要求严格的设备（如智能手机、可穿戴设备等）非常重要。能够将多个不同功能的芯片（如计算芯片、存储芯片、传感器芯片等）集成到一个封装体中，减少了整个系统的体积和重量，提高了设备的便携性和集成度。

（3）成本效益

在一定程度上可以降低成本。对于一些不需要最先进工艺的功能模块，可以采用成熟工艺制造的小芯片（Chiplet），然后通过3D封装技术集成在一起，避免了整个大芯片都采用昂贵的先进工艺生产。例如，在一个包含多种功能的大芯片中，部分功能模块对工艺要求不高，采用成熟工艺制造小芯片后再进行3D封装，降低了生产成本。同时，由于提高了集成度，减少了芯片之间的连接线路等，也有助于降低制造成本。

（4）可扩展性

便于根据不同的应用需求进行功能扩展和定制。可以灵活地选择不同功能的小芯片进行堆叠封装，满足多样化的市场需求。比如针对不同性能要求的服务器芯片，可以通过调整堆叠的小芯片数量、类型（如计算核心数量、缓存大小等）来实现不同的性能等级。

（二）劣势

（1）散热问题

由于多个芯片在垂直方向紧密堆叠，芯片的散热变得更加困难。芯片在工作过程中会产生热量，而3D封装结构使得热量难以快速散发出去，容易导致芯片温度过高。过高的温度会影响芯片的性能和可靠性，甚至可能导致芯片损坏。例如在高性能计算场景下，长时间高负载运行时，3D封装的芯片如果散热措施不到位，就会出现性能下降甚至故障的情况。

（2）设计和制造复杂性

3D封装技术的设计和制造过程相对复杂。在设计方面，需要考虑如何合理布局各个小芯片，确保信号传输的完整性、电源分配的合理性等。例如在垂直堆叠芯片时，要考虑不同层芯片之间的信号互连方式、信号干扰等问题。在制造方面，涉及到高精度的芯片堆叠、硅穿孔（TSV）制作、微凸块（Microbump）连接等工艺，这些工艺的要求很高，增加了制造的难度和成本。

（3）测试难度增加

由于3D封装结构的复杂性，芯片的测试变得更加困难。传统的测试方法可能无法满足3D封装芯片的测试需求。例如，在测试垂直堆叠芯片内部的某个小芯片时，由于周围芯片的遮挡和信号干扰等因素，很难准确地对其进行功能和性能测试。而且在封装完成后，如果发现某个小芯片存在问题，修复和更换的难度也很大。

四、3D功能封装技术的实现方法

（一）芯片切割与准备

首先要将大芯片切割成小的Chiplet。这些Chiplet可以根据功能需求采用不同的工艺制造。例如在AMD的案例中，霄龙处理器系列中的io Die采用14nm工艺，CPU Die采用7nm工艺。在切割过程中，需要保证芯片的完整性和质量，以便后续的封装操作。

（二）硅穿孔（TSV）技术

TSV是3D封装中的关键技术之一。它是穿过硅衬底的一种结构，用于实现垂直方向上不同芯片之间的信号连接。制作TSV需要精确的光刻、蚀刻等工艺。例如在HBM与下面的Die连接中，通过TSV打通硅衬底，使得信号能够在z方向传输。在制作TSV时，要控制好其深宽比、孔径大小等参数，以确保信号传输的质量和可靠性。

（三）微凸块（Microbump）连接

微凸块用于连接垂直堆叠的芯片。在芯片表面制作微小的凸块，通过这些凸块实现上下层芯片之间的电气连接。在堆叠过程中，要保证微凸块与对应的连接点精确对准，这需要高精度的芯片贴装设备和工艺。例如在3D封装结构中，HBM的Die和下面的Die就是通过微凸块不断往上堆叠多层的。

（四）再分布层（RDL）

RDL用于在水平方向（xy方向）上调整信号的布线。由于芯片内部不同功能模块之间的间距（Pitch）较小，需要通过RDL将信号进行拉通，以实现芯片之间的通信。在设计RDL时，要考虑布线的长度、宽度、间距等因素，以满足信号传输的高速和低延迟要求。例如在高速io、GPU、CPU或者SoC的Die之间的连通就需要RDL来进行信号的调整。

（五）封装基板与硅载板（Interposer）

最后将堆叠好的芯片集成到封装基板上，在这个过程中，可能会用到硅载板（Interposer）。硅载板本身也是一颗芯片，只是不含有晶体管。它可以提供更好的信号传输和电源分配性能，同时也有助于提高整个封装结构的机械稳定性。例如在3D封装结构中，下面的Interposer硅载板起到了整合所有芯片并与封装基板连接的作用。

五、3D功能封装技术的案例分析

（一）AMD的霄龙（EPYC）处理器系列

AMD的霄龙处理器系列是3D封装技术应用的典型案例。

• 在这个系列中，AMD通过Chiplet技术和先进封装技术实现了性能的质的飞跃。霄龙处理器集成了不同工艺的芯片，如io Die采用成熟的14nm工艺，CPU Die采用最新的7nm工艺。这种集成方式提高了芯片的良率，并且在成本控制上有一定优势。

• 第三代霄龙产品更是集成了3D V - cache技术，在每个CPU Die上都集成了额外的Level 3的缓存（Cache），整体缓存容量超过700 MB。这一举措显著提升了处理器的性能，在数据中心等对性能要求极高的应用场景中表现出色。新思科技在与AMD的合作中，采用AMD最新的处理器进行测试，VCS验证效率实现了66%以上的性能提升。并且据客户反馈，采用AMD最新3D IC封装的芯片，打游戏的体验也有质的飞跃。

（二）英特尔的Ponte Vecchio芯片

英特尔的Ponte Vecchio芯片也是3D封装技术的一个成功范例。

• 该芯片通过5种不同的工艺将超过1000亿个晶体管、47颗小芯片集成到一颗大芯片上。这种高度集成的方式展示了3D封装技术在集成众多小芯片方面的强大能力。通过将不同功能、不同工艺制造的小芯片集成在一起，实现了复杂的功能，满足了高性能计算等应用的需求。

六、3D功能封装技术的发展趋势

（一）更高的集成度

随着技术的不断发展，3D封装技术将朝着更高的集成度方向发展。未来有望在一个封装体内集成更多数量、更多种类的小芯片。例如在人工智能领域，可能会将更多的AI计算核心、不同类型的存储芯片（如高速缓存、大容量内存等）以及专门用于数据预处理的芯片集成在一起，从而实现更强大的人工智能计算能力。这将进一步推动芯片在有限空间内实现更多功能，满足各种复杂应用场景（如自动驾驶汽车、超级计算机等）对芯片性能和功能的高要求。

（二）改进散热技术

针对3D封装散热困难的问题，散热技术将不断改进。一方面，新的散热材料可能会被研发和应用，这些材料具有更高的热导率，能够更有效地将芯片产生的热量传导出去。例如，一些新型的石墨烯基散热材料或者高导热陶瓷材料可能会被应用于3D封装芯片的散热。另一方面，散热结构也会不断优化。例如，设计更高效的散热通道，采用微流道冷却技术，通过在芯片内部或封装结构中构建微小的冷却液流动通道，将热量快速带走；或者采用3D散热结构，如立体的散热鳍片等，增加散热面积，提高散热效率。

（三）提升设计与制造技术

为了应对3D封装技术设计和制造的复杂性，相关的设计与制造技术将不断提升。

• 在设计方面，会有更先进的电子设计自动化（EDA）工具出现。这些工具能够更好地对3D封装结构进行建模、仿真和优化，帮助工程师在设计阶段就准确预测信号完整性、电源完整性、热分布等问题，并进行合理的布局和布线。例如，能够更精确地模拟不同层芯片之间的信号传输特性，优化信号路径，减少信号干扰。

• 在制造方面，光刻、蚀刻、芯片堆叠等工艺技术将不断提高精度和可靠性。例如，光刻技术可能会朝着更高分辨率、更小线宽的方向发展，从而能够制造出更小尺寸、更高密度的TSV和微凸块等结构。同时，芯片堆叠工艺也会更加精确和稳定，提高3D封装的成品率。

（四）与其他技术的融合

3D封装技术将与其他先进技术进行融合发展。

• 与Chiplet技术的融合将更加深入。Chiplet技术为3D封装提供了更多可选择的小芯片单元，3D封装则为Chiplet提供了一种高效的集成方式。两者相辅相成，未来将共同推动芯片架构的创新和发展。例如，通过标准化的Chiplet接口和3D封装技术，可以更方便地实现不同来源的Chiplet集成，加速芯片的定制化和多样化发展。

• 与新兴的计算技术（如量子计算、神经形态计算等）结合。在量子计算领域，3D封装技术可能用于集成量子比特（qubit）及其控制电路，提高量子芯片的集成度和性能；在神经形态计算中，3D封装有助于将模拟神经元和突触的电路与数字处理电路集成在一起，构建更高效的神经形态计算芯片。

先进芯片封装清洗介绍

合明科技研发的水基清洗剂配合合适的清洗工艺能为芯片封装前提供洁净的界面条件。

水基清洗的工艺和设备配置选择对清洗精密器件尤其重要，一旦选定，就会作为一个长期的使用和运行方式。水基清洗剂必须满足清洗、漂洗、干燥的全工艺流程。

污染物有多种，可归纳为离子型和非离子型两大类。离子型污染物接触到环境中的湿气，通电后发生电化学迁移，形成树枝状结构体，造成低电阻通路，破坏了电路板功能。非离子型污染物可穿透PC B 的绝缘层，在PCB板表层下生长枝晶。除了离子型和非离子型污染物，还有粒状污染物，例如焊料球、焊料槽内的浮点、灰尘、尘埃等，这些污染物会导致焊点质量降低、焊接时焊点拉尖、产生气孔、短路等等多种不良现象。

这么多污染物，到底哪些才是最备受关注的呢？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种成分，焊后必然存在热改性生成物，这些物质在所有污染物中的占据主导，从产品失效情况来而言，焊后残余物是影响产品质量最主要的影响因素，离子型残留物易引起电迁移使绝缘电阻下降，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大，严重者导致开路失效，因此焊后必须进行严格的清洗，才能保障电路板的质量。

合明科技运用自身原创的产品技术，满足芯片封装工艺制程清洗的高难度技术要求，打破国外厂商在行业中的垄断地位，为芯片封装材料全面国产自主提供强有力的支持。